返回首页
 ASIC Implementation Engineer – Synthesis
(该职位已经过期)
|
 申请此职位 分享给MSN/QQ好友
推荐给朋友 |
| 岗位类别： | 电子/电器/通讯 机械/设备维修 计算机/网络 | 专业要求： | 不限 |
| 学 历： | 本科 | 工作经验： | 3 年 |
| 工作地区： | 广东省深圳市 | 月 薪： | 面议 |
| 性别要求： | 不限 | 招聘人数： | 不限 |
| 发布日期： | 2008-8-12 | ||
| 信息来源： | job365.net | ||
| 职位描述及要求 | |
| Job Description The responsibility of this position is to support ASIC from RTL to silicon with focus on synthesis and formal verification. This includes RTL coding linking/checking, logical synthesis, formal verification, and power optimization. Qualification Familiar or experienced with Verilog, synthesis flow and tool DC, formal verification and tools Conformal ASIC or Formality Knowledgeable of libraries - .lib and .lef, logic design, logical/physical synthesis, DFT, constraints and STA Proficiency in scripting with Tcl/Perl and automation of design process. A team player with strong capabilities of self-motivation and problem-solving 3+ years of experience in ASIC design support with Bsc 职位描述 此职位的主要职责是支持基于ASIC从RTL到硅片的合成与常规测试，包括RTL编码链接和检测、逻辑合成、及信号源的最优化。 入职条件 熟悉 Verilog语言, 合成流程, tool DC, formal verification和tools Conformal ASIC 或Formality 懂得 .lib和.lef库文件, 逻辑设计, 逻辑和实型的合成, DFT, 制约和STA的知识 熟悉Tcl/Perl编写和设计流程自动化 良好的团队合作精神，积极进取心和解决问题的能力 3年以上的ASIC设计工作经验，大学本科学历。 有意者请通过本网站求职系统应聘或者将简历、联系方法、待遇要求通过E-mail用纯文本文件(txt)格式(请勿使用附件)，以邮件主题“xxx应聘xx职位”发至zhanj@brocade.com。 |
  |
分享给MSN/QQ好友 推荐给朋友 |
| 联系方式 | |
|
公司地址：深圳南山区高新工业园 电子邮箱：zhanj@brocade.com 公司网址： |
| 面试提醒 | |
|
1、在面试、洽谈过程中请小心保管自己的相关证件和贵重物品；
2、不要相信场内外游说的招聘人员，以免上当受骗； 3、接到招聘企业面试通知，请上网核实该企业的真伪，比如企业地址、面试地点、电话等； 4、到远处面试应结伴同去，并避开夜晚，利于安全，一般情况下，正规单位不会派人派车接送求职者； 5、不要把手机等物借给陌生人使用，不要饮用陌生人提供的饮料、食品等。 |
|
其它招聘职位 特别推荐此内容系职场快线根据您的指令自动搜索的结果，不代表职场快线赞成被搜索网站的内容或立场，
请审慎判断内容的真实性、合法性及有效性
请审慎判断内容的真实性、合法性及有效性
